跳至主導覽
跳至搜尋
跳過主要內容
English
中文
首頁
人員
單位
研究成果
計畫
獎項
活動
貴重儀器
影響
按專業知識、姓名或所屬機構搜尋
Modeling geometry-dependent floating-body effect using body-source built-in potential lowering for SOI circuit simulation
Pin Su
*
, Wei Lee
*
Corresponding author for this work
電子工程學系
研究成果
:
Article
›
同行評審
總覽
指紋
指紋
深入研究「Modeling geometry-dependent floating-body effect using body-source built-in potential lowering for SOI circuit simulation」主題。共同形成了獨特的指紋。
排序方式
重量
按字母排序
Physics & Astronomy
chips
CMOS
depletion
field effect transistors
floating
geometry
insulators
silicon
simulation
trends
Engineering & Materials Science
Circuit simulation
Computer simulation
Geometry
Metals
Oxide semiconductors
Silicon