每年專案
個人檔案
研究專長
半導體元件物理、深次微米前段元件製程、奈米元件製作、薄膜電晶體、超薄絕緣層製備、半導體晶圓潔淨技術
經歷
1992/7-2001/8 國科會國家毫微米元件實驗室副研究員、研究員
1997-2001 國立清華大學工程與系統科學學系兼任副、合聘教授
2001/8-2002/1 國立交通大學電子物理副教授
2002/-2004 國家奈米元件實驗室副主任
2002/2- 迄今 國立交通大學電子物理教授
2009-2011 國立交通大學電子物理系主任
教育/學術資格
PhD, 國立交通大學
外部位置
指紋
查看啟用 Tien-Sheng Chao 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 12 類似的個人檔案
網路
國家層面的近期外部共同作業。通過按一下圓點深入探索詳細資料。
專案
-
國立交通大學基礎研究核心設施共同使用服務計畫(110-114年度服務中心)(1/5)
1/01/21 → 31/12/21
研究計畫: Ministry of Science and Technology
-
利用堆疊型閘極全環繞技術結合鉿基鐵電材料開發應用於以人工神經網路為基礎之邊緣運算低功耗元件
1/08/20 → 31/07/21
研究計畫: Ministry of Science and Technology
-
利用堆疊型閘極全環繞技術結合鉿基鐵電材料開發應用於以人工神經網路為基礎之邊緣運算低功耗元件
1/08/22 → 31/07/23
研究計畫: Ministry of Science and Technology
-
利用堆疊型閘極全環繞技術結合鉿基鐵電材料開發應用於以人工神經網路為基礎之邊緣運算低功耗元件
1/08/21 → 31/07/22
研究計畫: Ministry of Science and Technology
-
研究成果
-
CMOS-Compatible Fabrication of Low-Power Ferroelectric Tunnel Junction for Neural Network Applications
Kuo, Y. S., Lee, S. Y., Lee, C. C., Li, S. W. & Chao, T-S., 二月 2021, 於: IEEE Transactions on Electron Devices. 68, 2, p. 879-884 6 p., 9316796.研究成果: Article › 同行評審
-
Ultrathin Sub-5-nm Hf1-xZrxO2for a Stacked Gate-all-Around Nanowire Ferroelectric FET with Internal Metal Gate
Lee, S. Y., Lee, C. C., Kuo, Y. S., Li, S. W. & Chao, T. S., 2021, 於: IEEE Journal of the Electron Devices Society. 9, p. 236-241 6 p., 9344700.研究成果: Article › 同行評審
開啟存取 -
Characteristics of Poly-Si Junctionless FinFETs with HfZrO Using Forming Gas Annealing
Chung, S. T., Lee, Y. J. & Chao, T. S., 1 一月 2020, 於: IEEE Transactions on Nanotechnology. 19, p. 390-396 7 p., 9091928.研究成果: Article › 同行評審
-
Crystallinity Effect on Reliability of Sidewall Damascened Nanowire Poly-Si GAA FETs
Shen, C. H., Chen, W. Y., Chung, C. C., Huang, Y. E. & Chao, T-S., 六月 2020, 2020 IEEE Silicon Nanoelectronics Workshop, SNW 2020. Institute of Electrical and Electronics Engineers Inc., p. 53-54 2 p. 9131624. (2020 IEEE Silicon Nanoelectronics Workshop, SNW 2020).研究成果: Conference contribution › 同行評審
-
Effect of Seed Layer on Gate-All-Around Poly-Si Nanowire Negative-Capacitance FETs with MFMIS and MFIS Structures: Planar Capacitors to 3-D FETs
Lee, S. Y., Chen, H. W., Shen, C. H., Kuo, P. Y., Chung, C. C., Huang, Y. E., Chen, H. Y. & Chao, T. S., 二月 2020, 於: IEEE Transactions on Electron Devices. 67, 2, p. 711-716 6 p., 8951114.研究成果: Article › 同行評審