每年專案
個人檔案
經歷
2004/08-迄今 國立交通大學電子工程學系/電子研究所教授
2011/04-2014/03 教育部智慧電子國家型科技計畫—智慧電子整合性人才培育辦公室(總聯盟)召集人
2011/08-2015/12 國立交通大學國際長
2016/01-2017/12 科技部科教發展及國際合作司司長
教育/學術資格
PhD, National Chiao Tung University
外部位置
Ministry of Science and Technology
1 一月 2016 → 31 十二月 2017National Central University, Chung-Li, Taiwan
1 八月 1990 → 31 七月 2004指紋
查看啟用 Shyh-Jye Jou 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 51 類似的個人檔案
網路
國家層面的近期外部共同作業。通過按一下圓點深入探索詳細資料。
專案
-
-
-
創新性新世代5G行動通訊毫米波蜂巢式系統架構與關鍵模組設計-總計畫暨子計畫四：基於新波形與全雙工技術之新世代5G行動通訊毫米波無線基頻傳收機設計
1/08/17 → …
研究計畫: Ministry of Science and Technology
-
創新性新世代5G行動通訊毫米波蜂巢式系統架構與關鍵模組設計-總計畫暨子計畫四：基於新波形與全雙工技術之新世代5G行動通訊毫米波無線基頻傳收機設計
1/08/16 → …
研究計畫: Ministry of Science and Technology
-
研究成果
-
A 75-Gb/s/mm2 and Energy-Efficient LDPC Decoder Based on a Reduced Complexity Second Minimum Approximation Min-Sum Algorithm
Lopez, H., Chan, H. W., Chiu, K. L., Tsai, P. Y. & Jou, S. J. J., 四月 2020, 於: IEEE Transactions on Very Large Scale Integration (VLSI) Systems. 28, 4, p. 926-939 14 p., 8935206.研究成果: Article › 同行評審
-
Design of Downlink Synchronization for Millimeter Wave Cellular System Based on Multipath Division Multiple Access
Chiu, K. L., Shen, P. H., Lin, B. R., Hsiao, W. H., Jou, S-J. J. & Huang, C-C., 1 一月 2020, (Accepted/In press) 於: IEEE Transactions on Circuits and Systems I: Regular Papers. 67, 9, p. 3211 - 3223 13 p.研究成果: Article › 同行評審
-
On EDA Solutions for Reconfigurable Memory-Centric AI Edge Applications
Chen, H-M., Hu, C. L., Chang, K. Y., Kuster, A., Lin, Y. H., Kuo, P. S., Chao, W. T., Lai, B. C., Liu, C-N. & Jou, S. J., 2 十一月 2020, 於: IEEE/ACM International Conference on Computer-Aided Design, Digest of Technical Papers, ICCAD. 2020-November, 9256514.研究成果: Conference article › 同行評審
開啟存取 -
A 50 Gb/s Adaptive ADFE with SNR based power management for 2-PAM systems
Ng, C. K., Lin, Y. C. & Jou, S. J., 四月 2019, 2019 International Symposium on VLSI Design, Automation and Test, VLSI-DAT 2019. Institute of Electrical and Electronics Engineers Inc., 8741878. (2019 International Symposium on VLSI Design, Automation and Test, VLSI-DAT 2019).研究成果: Conference contribution › 同行評審
-
A 50 Gb/s adaptive dual data-paths NS-EICl ADFE with 50 parallelisms for 2-PAM systems
Ng, C. K., Chiu, K. L., Lin, Y. C. & Jou, S-J., 1 一月 2019, 2019 IEEE International Symposium on Circuits and Systems, ISCAS 2019 - Proceedings. Institute of Electrical and Electronics Engineers Inc., 8702554. (Proceedings - IEEE International Symposium on Circuits and Systems; 卷 2019-May).研究成果: Conference contribution › 同行評審