每年專案
個人檔案
研究專長
半導體物理與元件、積體電路製程、電性量測分析
經歷
1992/10~1997/07 工研院電子所身次奈米技術組正工程師
1999/08~迄今 國立交通大學電子工程學系/電子研究所教授
2007/08~2012/07 國立交通大學奈米中心主任
教育/學術資格
PhD, 國立交通大學
外部位置
指紋
查看啟用 Bing-Yue Tsui 的研究主題。這些主題標籤來自此人的作品。共同形成了獨特的指紋。
- 12 類似的個人檔案
網路
國家層面的近期外部共同作業。通過按一下圓點深入探索詳細資料。
專案
-
碳化矽單晶片功率系統平台-總計畫暨子計畫一:碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術(1/2)
1/05/20 → 30/04/21
研究計畫: Ministry of Science and Technology
-
碳化矽單晶片功率系統平台-總計畫暨子計畫一:碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術(2/2)
1/05/19 → 30/04/20
研究計畫: Ministry of Science and Technology
-
碳化矽單晶片功率系統平台-大型儀器(總計畫)-碳化矽蝕刻系統(碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術)
1/05/18 → 30/04/19
研究計畫: Ministry of Science and Technology
-
碳化矽單晶片功率系統平台-總計畫暨子計畫一:碳化矽互補式金氧半場效應電晶體元件與積體電路製程技術(1/2)
1/05/18 → 30/04/19
研究計畫: Ministry of Science and Technology
-
研究成果
-
Degradation Mechanism of Ge N+-P Shallow Junction with Thin GeSn Surface Layer
Tsui, B. Y., Liao, H. H. & Chen, Y. J., 三月 2020, 於: IEEE Transactions on Electron Devices. 67, 3, p. 1120-1125 6 p., 8964438.研究成果: Article › 同行評審
-
Demonstration of CMOS Integration with High-Voltage Double-Implanted MOS in 4H-SiC
Jiang, J. Y., Hung, J. C., Lo, K. M., Huang, C. F., Lee, K. Y. & Tsui, B. Y., 2020, (Accepted/In press) 於: Ieee Electron Device Letters.研究成果: Article › 同行評審
-
Digital Logic and Asynchronous Datapath with Heterogeneous TFET-MOSFET Structure for Ultralow-Energy Electronics
Hung, J. H., Wang, P. Y., Lo, Y. C., Yang, C. W., Tsui, B. Y. & Yang, C. H., 2020, (Accepted/In press) 於: IEEE Journal on Exploratory Solid-State Computational Devices and Circuits.研究成果: Article › 同行評審
開啟存取 -
Extraction of Ultra-Low Contact Resistivity by End-Resistance Method
Tsui, B-Y., Lee, Y. H., Wu, D. Y., Lee, Y. J. & Li, M. Y., 五月 2020, 2020 IEEE 33rd International Conference on Microelectronic Test Structures, ICMTS 2020 - Proceedings. Institute of Electrical and Electronics Engineers Inc., 9107910. (IEEE International Conference on Microelectronic Test Structures; 卷 2020-May).研究成果: Conference contribution › 同行評審
-
Mechanism of Degradation of Ge NMOSFET with Channel Ion Implantation and Its Recovery
Tsui, B. Y., Chang, Y. C. & Chen, Y. J., 八月 2020, 2020 International Symposium on VLSI Technology, Systems and Applications, VLSI-TSA 2020. Institute of Electrical and Electronics Engineers Inc., p. 74-75 2 p. 9203673. (2020 International Symposium on VLSI Technology, Systems and Applications, VLSI-TSA 2020).研究成果: Conference contribution › 同行評審